to już go nie męcz Pajero, ciesz się że wogóle jest już finał całej sprawy i nie staraj się tego przedłużać w nieskończoność

...właśnie chodziło mi o techniczne możliwości. Pytam się, bo jestem zwolennikiem "napis se" i czy warto se brudzić rączki nauką kodowania FPGA.
Tymbardziej, podkreślam: nie żebyś Ty to robił.....

VIDEO_CONTROL   equ     $d640
;XDL enable
VC_XDL_ENABLED  equ     1
VC_XCOLOR       equ     2

; XDL Address
XDL_ADR0        equ     $d641
XDL_ADR1        equ     $d642
XDL_ADR2        equ     $d643

; Palette / Priority map / Color map transfer registers
MSEL            equ     $d644
MSEL_CMAP       equ     $40
MSEL_RGB        equ     $c0
MSEL_PMAP       equ     $80
MB0             equ     $d645
MB1             equ     $d646
MB2             equ     $d647
MB3             equ     $d648

XDLC_TMON       equ     1
XDLC_GMON       equ     2
XDLC_OVOFF      equ     4
XDLC_MAPON      equ     8
XDLC_MAPOFF     equ     $10
XDLC_OVADR      equ     $20
XDLC_OVSCRL     equ     $40
XDLC_CHBASE     equ     $80
XDLC_MAPADR     equ     $100
XDLC_MAPPAR     equ     $200
XDLC_OVATT      equ     $400
XDLC_RPTL       equ     $4000
XDLC_END        equ     $8000

; MEMAC Bank A (0x2000 - 0x3fff)
MA_CPU          equ     $d64c
MA_ANTIC        equ     $d64d
; MEMAC Bank B (0x4000 - 0x7fff)
MB_CPU          equ     $d64e
MB_ANTIC        equ     $d64f
; BAnk A/B ON/OFF bit
MEMAC_ON        equ     $80
MEMAC_OFF       equ     0

MEMAC_A_WINDOW  equ     $2000
MEMAC_B_WINDOW  equ     $4000

BL_ADR0         equ     $d650
BL_ADR1         equ     $d651
BL_ADR2         equ     $d652
BLITTER_START   equ     $d653
IRQ_CONTROL     equ     $d654

CORE_VERSION    equ     $d640
BLT_COL_CODE    equ     $d650
BLITTER_BUSY    equ     $d653
IRQ_STATUS      equ     $d654

BLT_COLLISION_CODE equ BLT_COL_CODE

SX      equ     $10
SY      equ     $20
DX      equ     $40
DY      equ     $80
NEXT    equ     $8


xdlist    equ *

        ;XDLC
        ;24 puste linie od góry ekranu ...
        .word   XDLC_RPTL
        .byte   3*8-1

        ;XDLC
        ;włączam mapę koloru pokrywającą 192 linie
        ;jednocześnie jest to koniec XDL (XDLC_END)
        .word   XDLC_END + XDLC_RPTL + XDLC_MAPON + XDLC_MAPADR + XDLC_MAPPAR

        ;XDLC_RPTL
        ;razem 200 linii z mapą koloru
        .byte   200-1

        ;XDLC_MAPADR
        ;adres mapy koloru bezpośrednio za XDL w pamięci VBXE
        .long   colormap - xdlist
        ;krok adresu mapy
        .word   40

        ;XDLC_MAPPAR
        .byte   0 ;hscroll mapy
        .byte   0 ;vscroll mapy
        .byte   8-1 ;szerokość pola
        .byte   8-1 ;wysokość pola

colormap equ *

standardowa DLista ANTIC-a składa się z rozkazu i parametru, w przypadku Xdlisty rozkaz jest 16-bitowy i po nim występują wszystkie parametry wg kolejności zapalonych bitów w rozkazie

1. Czy rdzeń FX ma pełną emulację GTIA czy poobcinaną (tryby 9,10,11, duszki itd.)?

pełną

2. Czy XDL zaczyna działać od tego samego miejsca co DL ANTICA?

tak

3. Jak duży obszar obejmuje mapa atrybutów (czyli od której kolumny się zaczyna).

od adresu pod jakim umieścisz ją w pamieci VBXE, pokrywa obraz wyświetlany przez ANTIC (dla pola mapy 8x8 masz 40x24 bajtów dla obrazu 160x192, albo 320x192) , jestem ciekaw jak wyobrazasz sobie mapę kolorów, bo sposób jej realizacji w VBXE może Cie zaskoczyć

4. co dokładnie robi lokalna zmiana HIRES <-> CCR.

w polu mapy koloru zmienia tryb hires<->ccr, trybów 9,10,11 nie testowałem

Wersja rdzenia 1.0 beta 2 (zupełnie inna mapa kolorów) dostępna.

Obrazki śliczne ... Przydałyby się jeszcze natywne obrazki dla palety atarowskiej. Marzenie.

Dla chętnych, zabawka pozwalająca na dostęp do nowych trybów graficznych spod BASIC-a:

http://drac030.krap.pl/vbxe_s.arc

W archiwum przykłady w TBXL i opis w pliku tekstowym. Wersja 0.5, mogą być błędy i zmiany niektórych featur, ale już raczej chyba niezbyt duże.

Dorzuciłem możliwość zmiany koloru tła w trybie tekstowym. URL ten sam.

PS. Polecam szanownej uwadze plik RAIN.TXL - dla porównania można podmienić w linii 30 OPEN na GR.31 i zapuścić na ANTIC-u ;)

Ostatnio edytowany przez drac030 (2009-03-25 15:36:27)

Teraz to już po ptakach, ale fajne mogłyby być tryby 16 kolorowe (2 pixele na nibel) w normalnej (320) i niskiej (160) rozdzielczości.  Szesnaście kolorów to całkiem sporo, a zajmują dwa razy mniej miejsca. Można byłoby animować dwa razy więcej sprajtów.

Grunt to przemyśleć i obrać jakiś standard/kierunek i się go trzymać. Dopóki nie ma w sumie poważnych produkcji to jest jeszcze czas na zmiany.

opublikowanie zrodel (na mniej, lub bardziej restrykcyjnej licencji) moze zwiekszyc ilosc osob chetnych do pisania nowych rdzeni.
poki co - "mozna przeciez napisac wlasny", ta, ale bez specyfikacji? bez przykladow?

ta... ten papiur wytlumaczy mi co za sygnal na ktorej nodze ukladu ma byc... bardzo zabawne...
rdzen to kompilat vhdl? czy moze jakis kod wykonywany przez zaprojektowany w vhdl przez elca uklad?

chodzilo o nogi altery a nie antica...
chyba ze proponujesz bym nie tylko core napisal, ale jeszcze sobie od nowa zaprojektowal vbxe.

ale ostatnie twoje zdanie przynajmniej mi objasnilo czym jest ow rdzen ;)