1

Temat: Nowa malinowa zabawka mikrokontrolerowa

Raspberry Pi Pico. 2xARM, 133 MHz (daje się mocno podkręcić). Sporo ciekawych peryferiów.

No i rezultat: https://www.youtube.com/watch?v=WaPJmCgseQw (emulator BBC Micro)

Skoro można BBC Micro, to może i A8?

Tanie. 20 PLN. Jak się pokaże na stanie w Botlandzie albo Kamami ("czekamy na dostawę") - zostanie kupione :) i to raczej w ilości n>>1

Może być tak że to trafi do mnie wcześniej niż P2, który idzie z USA już drugi miesiąc i dopłynąć nie może.

2

Odp: Nowa malinowa zabawka mikrokontrolerowa

Czyżby dało radę tym w prosty i szybki sposób stworzyć zamienniki niektórych części w A8? Jeżeli nie to faktycznie emulator A8 byłby spoko jeżeli się da.

3

Odp: Nowa malinowa zabawka mikrokontrolerowa

Kto wie. chip jest dość mocny a i overclock (masywny, próbowali 370 MHz) jest możliwy. 8 pinów może mieć sporą autonomię pracując niezależnie od CPU i mając własny kod w asemblerze i to jest podstawowa różnica między tym układem a innymi mikrokontrolerami. Szkoda że DACów nie dodali: pozostaje PWM.

Mają być w sprzedaży także i same chipy, więc opcja zrobienia na nim zamiennika innych układów jest możliwa.

4

Odp: Nowa malinowa zabawka mikrokontrolerowa

Możesz podać mi linka do opisu tych "niezależnych pinów"? Ciekawi mnie czym to się różni od Teensy 4.0 (poza ceną).

What can be asserted without proof can be dismissed without proof.

5

Odp: Nowa malinowa zabawka mikrokontrolerowa

Na raspberrypi.org jest datasheet.

https://www.raspberrypi.org/documentati … g-started/

Tam jest 8 takich, jakby to nazwać, pikoprocesorów, z własnym pikoasemblerem (bodajże 9 instrukcji) i o ile pamiętam, pamięć na 32 instrukcje tego asemblera. Jak się chce mrugać ledem, to wystarczy tam wklepać program i pin będzie mrugał sam, bez CPU. Zresztą, sam muszę to jeszcze rozgryźć.

Popatrzyłem na to czym jest ten Teensy 4.0 i po szybkim przejrzeniu specyfikacji wniosek taki: ten Teensy to bestia mocniejsza i to sporo od RPi Pico, ALE 6 razy droższa. Sama cena robi z RPi zupełnie innej klasy zabawkę. Za te 130 złotych kupisz 6 takich malin, a i ujarać nie taka szkoda.

-------------------

PS: Skopiowane z datasheetu:

The programmable input/output block (PIO) is a versatile hardware interface. It can support a variety of IO standards,
including:
• 8080 and 6800 parallel bus
• I2C
• 3-pin I2S
• SDIO
• SPI, DSPI, QSPI
• UART
• DPI or VGA (via resistor DAC)

PIO is programmable in the same sense as a processor. There are two PIO blocks with four state machines each, that can
independently execute sequential programs to manipulate GPIOs and transfer data. Unlike a general purpose processor,
PIO state machines are highly specialised for IO, with a focus on determinism, precise timing, and close integration with
fixed-function hardware. Each state machine is equipped with:
• Two 32-bit shift registers – either direction, any shift count
• Two 32-bit scratch registers
• 4×32-bit bus FIFO in each direction (TX/RX), reconfigurable as 8×32 in a single direction
• Fractional clock divider (16 integer, 8 fractional bits)
• Flexible GPIO mapping
• DMA interface, sustained throughput up to 1 word per clock from system DMA
• IRQ flag set/clear/status

Each state machine, along with its supporting hardware, occupies approximately the same silicon area as a standard
serial interface block, such as an SPI or I2C controller. However, PIO state machines can be configured and reconfigured
dynamically to implement numerous different interfaces.
Making state machines programmable in a software-like manner, rather than a fully configurable logic fabric like a CPLD,
allows more hardware interfaces to be offered in the same cost and power envelope. This also presents a more familiar
programming model, and simpler tool flow, to those who wish to exploit PIO’s full flexibility by programming it directly,
rather than using a premade interface from the PIO library.
PIO is highly performant as well as flexible, thanks to a carefully selected set of fixed-function hardware inside each state
machine. When outputting DPI, PIO can sustain 360 Mb/s during the active scanline period when running from a 48 MHz
system clock. In this example, one state machine is handling frame/scanline timing and generating the pixel clock, while
another is handling the pixel data, and unpacking run-length-encoded scanlines.
State machines' inputs and outputs are mapped to up to 32 GPIOs (limited to 30 GPIOs for RP2040), and all state
machines have independent, simultaneous access to any GPIO. For example, the standard UART code allows TX, RX, CTS
and RTS to be any four arbitrary GPIOs, and I2C permits the same for SDA and SCL. The amount of freedom available
depends on how exactly a given PIO program chooses to use PIO’s pin mapping resources, but at the minimum, an
interface can be freely shifted up or down by some number of GPIOs.

I poprawka: jest 8 "pikoprocesorów" ale mogą one obsługiwać do 32 pinów (chip ma fizycznie 30)

Ostatnio edytowany przez pik33 (2021-01-22 21:55:11)