Tzn. rom takowy miał powstać, ale prace nad nim (oraz nad rozwojem karty) zostały zarzucone chyba z powodu małego zainteresowania. Szkoda, bo byśmy dzisiaj cieszyli się niezłym dopałem przewyższającym możliwościami commodorowski supercpu... A tak trzeba jeszcze czekac :).

Draco, czyżbyś czytał dokumentacje HyperSpeeda? W nim właśnie tak jest i jest to jak najbardziej możliwe. Prawdę mówiąc to właśnie będę ten tryb teraz implementował i uruchamiał w projektowanej karcie...

Z pełnym szacunkiem dla ś.p. M.Geislera, ale niestety w tej kwestii się mylił. Żaden niesprawny GTIA nie działał mi w jakimkolwiek kompie.

Walnięte GTIA były montowane w ostatnich produkowanych modelach.  Wsadzano do nich scalaki zalegające w magazynach, a w nich były właśnie złe GTIA (wcześniej wycofane).

Sprawdzilem. Dla 1MB liniowej w komórkach $03ef-03f1 sa odpowiednio: 00, 00, 01 (czyli $010000) a w $03f2-03f4: ff, ff, 0f ($0fffff). Zatem wsjo ok.  :D

Yes, I have some experience with 65c816 CPU. I made simple 86c816 Adpater (http://hardware.atari8.info/65816.php) and Turbo816. Here are files for GALs:

GAL1
*IDENTYFICATION
 clk_man;
*TYPE
 GAL16V8
*PINS
  PHI1S         = 2,     
  PHI1F         = 5,     
  SLOW            = 6,     
  Reset         = 7,     
  Halt            = 8,     
  RDY            = 3,     
  RW_in         = 9,     
  Q0.r            = 16,    
  Q1.r            = 17,    
  Q2.r            = 15,
  PHI1.t        = 18,     
  Clock.t       = 19,
  Bank_L.t      = 13,
  RW_out.t      = 14,
  A_Bus_EN.t    = 12;

*BOOLEAN-EQUATIONS
  /Q2 = /Q1 & Q0 & Reset;
  /Q1 = /Q1 & Q0 & Reset + Q2 & /Q0 & Reset;
  /Q0 = Q2 & Q1 & Reset + /Q2 & /Q1 & Q0 & Reset;

  Clock.e = Vcc;
  Clock = Q2 & Q1 & Q0 & SLOW & /PHI1 + Q2 & Q1 & /Q0 & PHI1F
    + Q2 & /Q1 & /Q0 & /PHI1F + Q2 & /Q1 & Q0 & /SLOW & /PHI1
    + /Q2 & /Q1 & Q0 & PHI1S + /Q2 & /Q1 & /Q0 & /PHI1S
    + /Reset;

 %Outputs%

  PHI1.e = Vcc;
  PHI1 = Q2 & Q1 & Q0 & PHI1S + Q2 & /Q1 & Q0 & PHI1F;

   Bank_L.e = Vcc;
  /Bank_L   = /PHI1 + /RDY;

   RW_out.e = Vcc;
  /RW_out   = Q2 & Q1 & Q0 & Halt & /RW_in
        + /Q2 & /Q1 & /Q0 & Halt & /RW_in;

   A_Bus_EN.e = Vcc;
  /A_Bus_EN   = Q2 & Q1 & Q0 & Halt + /Q2 & /Q1 & /Q0 & Halt;
*END 

 Bankdecoder and AV generator (GAL2)
*IDENTYFICATION
 bankman;
*TYPE
  GAL16V8;
*PINS

 %Inputs%

 BA7    = 1,
 BA6    = 2,
 BA5    = 3,
 BA4     = 4,
 BA3    = 5,
 BA2    = 6,
 BA1    = 7,
 BA0    = 8,
 PHI2F  = 9,
 DCLK    = 11,
 PHI2    = 17,
 A_Bus_EN  = 13,

 %Outputs%

 AV    = 12,
 Data_EN = 16,
 OE = 15,

 RAM    = 18,
 SLOW    = 19;

*BOOLEAN-EQUATIONS

 /AV     = /DCLK & /PHI2F + PHI2F;

 /SLOW = /BA0 & /BA1 & /BA2 & /BA3 & /BA4 & /BA5 & /BA6 & /BA7;

 /Data_EN = /A_Bus_EN & PHI2;

 /RAM = BA1 & /BA2 & /BA3 & /BA4 & /BA5 & /BA6 & /BA7;

 /OE  = PHI2F & /DCLK + /PHI2F & DCLK;

*END

I had some problems with Turbo816 so I designed Warp4 with 1MB linear memory (schems soon).

Now I'm working on a double CPU card.

Jezeli najpierw mlodsza, to nalezaloby zminic (lub umiescic dodatkowo w innym miejscu) polozenie rejestru danych twardziela i bufora w interfejsie. Powiedzmy w $d140 to D0-D7 bezposrednio z HDD a $d141 to bufor D8-D15. Klopotem moze byc za to zapis, bo nastepuje w druga strone: najpierw zapis D8-D15 do bufora a pozniej D0-D7 do HDD... Trzeba by to przemyslec.

Moje 3 grosze odnosnie konstrukcji KMK/JZ Interface: po pierwsze chce nadmienic, ze interfejs byl przelomem, dzieki ktoremu ATARI+HDD nie byl juz tylko nieosiagalnym polaczeniem. Jak na date powstania oraz dostepnosc literatury m.in. dzialania twardzielow byl rozwiazaniem dobrym (pod wzgledem konstrukcji) i bardzo dobrym (pod wzgledem oprogramowania, czyt. biosu). Dlaczego tylko dobrym konstrukcyjnie? Odpowiedzi juz udzielili Casper i Pinek. Interfejs wymagal szybkich ukladow (serii ALS - pracujacej przy nawet kilkudziesiaciu MHz) oraz niekiedy 'dostrojenia' dla konkretnego kompa. Troche to dziwne, bo przeciez Atari pracuje tylko na niecalych 2MHz, a ten sam interfejs powinien pracowac z kazdym kompem (przeciez producenci procka 6502 trzymali sie pewnych wytycznych, ktorych interfejs powinien uwzgledniac). Najbardziej mnie jednak dziwi fakt zastosowania ukladow '574 jako bufor adresu oraz bufor czesci starszej magistrali danych. W pierwszym przypadku wystarczylby przeciez '245 czy '541 a w drugim '573. ...seria HCT bylaby wystarczajaca...

A wlasnie, mialby ktos uklady 74ALS574 :), bo potrzebuje 4 sztuki, a we Wrocku sa tylko SMD...

sory, blad

RAM - $000000-$efffff
ROM - $f00000-$f7ffff
dalej rejestry....

Po resecie w c000-ffff jest przeniesiony obszar z f0c000-f0ffff ktory mozna wylaczyc poprzez rejestr umieszczony w MMU.

O ile sie nie myle, to nie powstal dedykowany koprocesor dla 816. Procek ma zo to przerwanie ABORT, ktore mozna wykorzystac do zrobienia np. pamieci wirtualnej czy MPU.

Polecam lekture do Hyperspeeda, bo wiekszosc pomyslow tam zawartych jest naprawde genialna.

Nie, nie ma mozliwosci zeby banki sie powtarzaly. Specjalne MMU umieszcza pamiec w odpowiednia przestrzen.

To, ze powyzej $100000 komorki przyjmuja wartosc banku adresu to wina multipleksowania szyny danych z adresowa oraz przetaktowania procka Laoo. Nie ma to jednak zadnego wplywu na dzialanie.

Zgadza sie. Sweet16 (ktorej jestem posiadaczem) nic poza wymiana procka na 65c816 nie daje. Jest to plytka o wymiarach ciut wiekszych od procesora z zamontowanym prawdopodobnie GALem.. Zdjatka wkrotce...

Z Xilinxow mam XC4013 ale chyba nie wystarczy :).

Nosty: ja to serio napisalem. Wiem, ze od jakiegos czasu forum sprzetowe przypomina koncert zyczen, ale bez przesady...

Nastepnym problemem oprocz synchronizacji obrazow jest wspomniane ich multipleksowanie. Jakos nie moge sobie wyobrazic prostego zsumowania zespolonego sygnalu wizji (lub chrominnancji) z dwoch GTIA.  Z syganlem luminancji byloby prosciej, ale to moze byc tylko teoretycznie.

Dlatego wpadl mi pomysl by wykorzystac tylko Antici. W latwy sposob mozna z kazdego z nich otrzymac 2 bity, ktore mozna wykorzystac do sterowania ukladem generacji koloru (uklad palety kolorow+przetworniki C/A skladowych RGB).