Jak dla kogo. Konstruktor nie ma zbyt wiele wolnego czasu. :)

Poniżej schematy montażowe i schemat ideowy. Napięcie w punkcie A powinno się mieścić w granicach 2...3V. Zależy to od napięcia zasilacza i tolerancji elementów R1,R2,C1. Kondensatory C4 i C5 (od spodu płytki) są opcjonalne i normalnie nie montowane. Można przy ich pomocy, w razie potrzeby, zmieniać fazę sygnału na wyjściu o kilka ns do przodu (C5) lub do tyłu (C4). Zakres wartości 0...100pF.

Jeszcze odrobina cierpliwości. Dane do przelewu podam za parę dni.
Informacja dla Torimana: w testowym 130XE czas ustalania się częstotliwości systemowej wynosi ok. 6 ms. Od tego momentu PLL potrzebuje ok. 0,2 ms do złapania. Reset odpuszcza po kolejnych 55ms. Jak widać, zapas jest bardzo duży.

Płytka prototypowa zmontowana. Oscylogramy przedstawiają sygnał Ø2 buforowany bramką 74LS08 i układem PLL 74HC4046
Obydwa zdjęte w komputerze 130XE bez rozszerzeń.

Gotowe bufory zero-delay faktycznie istnieją, ale są po pierwsze dość drogie, po drugie trudno dostępne (a już na napięcie 5V to duża rzadkość), a po trzecie są przeznaczone do znacznie wyższych częstotliwości niż potrzebne 1,77MHz.
Nie mierzyłem czasu zaskoku PLL, bo nie ma obawy, że nie zdąży. Nie ten rząd wielkości.

Ten sam GTIA na innej płycie działa dobrze. Jednak po podgrzaniu do ok. 100°C wada ujawnia się i powoli zanika w miarę stygnięcia. Egzemplarz ANTIC-a ma znaczenie, co widać przy dodatkowym, pojemnościowym obciążeniu sygnału FO0. Z niektórymi wada się pojawia, z innymi nie. Wygląda więc na to, że do jej ujawnienia potrzeba sprzyjających okoliczności, a zamiana z GTIA z innego komputera może wystarczyć, żeby oba działały prawidłowo.

Podobnych właściwości można się spodziewać w serii wyciętej z tego samego wafla. Jeśli w tym 42. tygodniu pocięli więcej niż jeden, to to już wystarczy, żeby zachowywały się inaczej.

Oczywiście, że może tak być. Ale na razie mamy za mało danych, żeby coś w tej materii ustalić.

Przyczyna wady ustalona, więc teraz parę słów o skutkach. Jak wiadomo, w trybach GTIA przesyłanie informacji jest dwufazowe, to znaczy, że informacja o danym pikselu jest przekazywana przez ANTIC w dwóch kolejnych "cyklach koloru". Najpierw bit2 (linia AN0) i bit3 (linia AN1), a potem odpowiednio bit0 i bit1. Ponieważ jeden "cykl koloru" za sprawą opóźnienia wypada z gry, dane interpretowane są błędnie. Po pierwsze - mieszają się ze sobą dane sąsiednich pikseli (młodsze bity pochodzą z następnego piksela), a po drugie - bit0 zamienia się miejscami z bit2, a bit3 z bit1. Liczba kolorów nie ulega przy tym zmianie, zmienia się tylko ich przyporządkowanie. Przykładowo w teście GTIA z SysInfo kolejne szesnaście pionowych pasów ma jasności: 0,4,8,12/13,1,5,9,13/14,2,6,10,14/15,3,7,11,15/12.

Jak masz VBXE to chyba masz problem z głowy?

Jak komuś ten prążek bardzo przeszkadza, niech wywali CD4050 i wstawi na to miejsce 74HC174. Parę ścieżek trzeba przerwać i poprowadzić inaczej, doprowadzić sygnał zegarowy bezpośrednio z oscylatora 14,18MHz - i nie ma prążka.
Recepta dotyczy z oczywistych względów tylko XE. W XL tak prosto się nie da.

Większe znaczenie ma fakt, że zarówno czas propagacji, jak i czas przejścia ze stanu niskiego do wysokiego jest w układzie CD4050 znacząco dłuższy niż ze stanu wysokiego do niskiego. Różnica sięga kilkudziesięciu ns. Ale to nie tłumaczy zjawiska, bo szerokość takiego ciemnego prążka na dużym, 24" monitorze miałaby wtedy zaledwie ok. 0,5mm. Ponieważ wymiana układu na szybki 74HC4050 nie daje zauważalnej poprawy, winą należy obciążyć GTIA.