Nie mam pojęcia, bo nie biorę tego do ręki. To, co napisałem, nie odnosi się zresztą do tego konkretnie artykułu, ale do całokształtu szkodnictwa tej ideowej spadkobierczyni "Trybuny Ludu".
Odnośnie samej sprawy, to uważam, że od "drugiej komunii" większy ciężar gatunkowy ma wprowadzenie drugiej komuny i tym raczej należałoby się przejmować.

Układy są standardowe, bardzo tanie i łatwo dostępne, ale wielce wątpliwe jest, żeby były uszkodzone. Na pewno ich uszkodzenie nie spowodowałoby niedziałania klawiszy START, SELECT i OPTION.

Rozumiem, że cały czas jesteśmy przy pamięci RAM. Nie, MMU nie jest w stanie nic z tym zrobić, ponieważ nie ma żadnej kontroli nad linią A15 doprowadzoną do pamięci RAM. Nawet, gdyby mógł "zgasić", (czyli fizycznie zewrzeć do masy) ten bit (a nie może, bo akurat port, do którego w MMU doprowadzona jest linia A15 może być tylko wejściem) nie przydałoby się to na nic, bo skoro miałby to robić przy kombinacji ''11010xxx xxxxxxxx", to natychmiast jakby to zrobił, kombinacja zmieniłaby się na ''01010xxx xxxxxxxx", więc musiałby "gaszenia" zaniechać, co oczywiście z powrotem przywróciłoby stan ''11010xxx xxxxxxxx" i tak w kółko. Żeby tak zrobić, jak chcesz, trzeba by było wymienić MMU na GAL20V8, odłączyć A15 od FREDDIE-go i podłączyć go do dodatkowego wyjścia nowego MMU.

Dysponując prostym programatorem układów GAL i jakimś oprogramowaniem, aby wygenerować potrzebny pattern, można zrobić sobie nawet taki MMU, żeby wywrócić całą architekturę ATARI do góry nogami.

Ściśle rzecz biorąc, można te dwa bity skasować jednocześnie, bo żadna ustawa tego nie zabrania. Ale efektu równoczesnej dostępności ROMU-u pod $5000...$57FF i RAM-u pod OS-em uzyskać się nie da.
A własciwie po co to?

Bit 0 wyłącza wszelkie odwołania do OS ROM, więc jeśli bit 0 jest wyzerowany to niezależnie od stanu bitu 7 wszędzie poza $D000...$D7FF będzie RAM (jeśli oczywiście nic nie ma w obszarze BASIC-a i kartridży)

Tak podejrzewałem. :)
Po wykonaniu zapisu do WSYNC, ANTIC ustawia linię RDY w stan niski, co sprawia, że (kiedy ANTIC nie odwołuje się do pamięci) na szynie adresowej jest adres następnego rozkazu, a na szynie danych (z uwzględnieniem zależności czasowych cyklu odczytu) - jego kod.

Nie ma po co zawracać sobie głowy liczbą bitów odświeżania. Wszystkie pamięci dynamiczne nowsze niż 4164 mają własny licznik odświeżania, wykorzystywany w cyklu "CAS before RAS". Wystarczy zbudować układ, który wygeneruje impuls CAS tuż przed RAS w odpowiedzi na niski stan sygnału REF. I wtedy nieważne, czy użyte pamięci mają odświeżanie 8- czy 12-bitowe.

Aktualnie w komputerze siedzi jakaś płytka z 65816 i (prawdopodobnie) jakimś GAL-em. Wlutowanym "na plecach", więc nie widać, co to. Jak przyjdzie do przyspieszania, trzeba będzie zrobić inną.

Czyli nie jest przestępstwem. A wykroczeniem też pewnie nie, bo zdolny adwokat dałby radę przekonać sąd, że Sobecka jest osobą najbliższą Ojca_Dyrektora. ;) Inna sprawa, że ten przepis, w części dotyczącej tego przypadku, jest zwyczajnie głupi, bo nieegzekwowalny. Gdyby Sobecka publicznie nie pochwaliła się, że zapłaci, nikt nie miałby szansy się o tym dowiedzieć. Równie skutecznie mogliby wprowadzić przepis regulujący kierunek podcierania się.

Nieważne, o co chodzi i nieważne, czy ktoś miał kłopoty. Sam pomysł, żeby jakieś ministerstwo decydowało o tym, czy my tu, na forum, bądź co bądź, publicznym, możemy sobie zrobić ściepę na piwo, czy nie możemy, ma charakter totalitarny. Transparentność i rozliczenie to już nasza sprawa, a nie ministerstwa.

Fakt. To granda, że przez takiego Rydzyka Polska nie ma już prawie majątku, a przy tym bilion zł oficjalnego długu plus dwa biliony nieoficjalnego. Gdzie ten łobuz przepuścił taką kasę? Musi w kasynach w Monte Carlo.

Nic strasznego. Eksperymentalne, istniejące w jednym egzemplarzu. rozszerzenie RAM na jednym 4MB module SIMM. Konfigurowalne (razem z 4 do wyboru, flaszowalnymi OS-ami) w prosty sposób, programowo, przez protokół I2C, do postaci 0kB-64kB-128kB-192kB-256kB-512kB-1024kB (XL/XE)- 1984kB (Axlon) + 2048kB pamięci liniowej dla 65816. Aktualnie  w fazie testów. W perspektywie powiększenie do 16MB, po stronie pamięci liniowej, być może także przyspieszenie zegara przy dostępie do segmentów wyższych niż 00h. Niekoniecznie przewidziane do powielenia.