Akcesorium dla Hadesa jest, można tam włączyć jeden z ROMów. Źródeł to raczej nie będzie

Jak to wygląda od strony programowej. Chodzi mi o mapowanie, aby adres jednego portu zmapować pod adresem portu ROM ?

Cześć,

Najpierw przeprojektowałem interface Pera Putnika wrzucając wszystko do CPLD Xilinx 9536XL. Zdjęcie w załączniku. Wymiary bez wtyku DB19 - około 75mm x 55mm. Jest to wersja, która działała połowicznie. Odczyt działał, zapis - nie. Zacząłem ogarniać temat i po miesiącu rozmyślania znalazłem pomyłki autora, które powodowały te wszystkie opisywane w innych wątkach problemy z błędami kopiowania danych. Do testowania zaprosiłem _tzoka_ (dzięki wielkie za pomoc!) ze względu na to, że mogła powtórzyć się sytuacja gdzie mój interfejs na moim komputerze działa a na innym komputerze - nie działa. _tzok_ dysponuje wersją zaprojektowaną przez Mq - na układzie GAL - tak jak w oryginale.

Finalnie okazało się, że nie jest potrzebny przerzutnik monostabilny 74HCT221 i trzeba było poprawić logikę "zaszytą" w GAL. W moim wariancie na układzie Xilinx naniosłem dokładnie takie same poprawki.

Testy wykonywałem na różnych kartach i na dwóch różnych maszynach.

Karty to oczywiście Sandisk: ULTRA II - 2GB, EXTREME III - 2GB, ULTRA II - 4GB, ULTRA II - 1GB

Na 1040STe TOS 1.62 był kopiowany plik 18MB pomiędzy partycjami C->D->E->F->G->F->E->D->C i po ostatnim kopiowaniu porównywany z oryginałem. Na wszystkich kartach test przeszedł bezbłędnie co oznacza bezproblemową i stabilną pracę interfejsu. Na 1040STFM TOS 1.02 użyłem tylko jednej karty - ULTRA II - 1GB - też wszystko przeszło bezbłędnie.

_tzok_ tak jak i ja nie miał problemów z poprawionym interfejsem na 1040STe. Na 1040STFM miał dużo błędów. Znalazł rozwiązanie w postaci DMA fix zaproponowane przez exxosa. Ale najlepiej będzie gdy sam może o tym napisze. Podejrzewam, że może grać tu także rolę to, że wejścia/wyjścia w moim interfejsie działają na poziomach 5V wejście / 3,3V wyjście i zakłócenia w interfejsie TTL powodują jakieś problemy na szynie danych DMA Atari czego nie ma od strony Xilinxa.

Kończąc - jest jeszcze kilka rzeczy do dogrania. Między innymi z autorem - P.Putnikiem. Myślę, że za jakiś czas będą dostępne PCB tego projektu. Być może zmontowane interfejsy, a i opis powinien pojawić się u mnie na www. Mam na oku obudowę pasującą do projektu więc może być w pełni profesjonalnie :D

Interface osiąga transfery na poziomie 1,8...1,9 MB/s - to rzeczywiście jest "demon szybkości".

Osobiście cieszy mnie, że udało się dorzucić kolejną zabawkę do świata Atari. Przy tej okazji sporo się także nauczyłem siedząc nad Atari DMA (ACSI)

Pozdrawiam
tOri

Pojawiły się nowe archiwa. Można sobie zrobić PCB :) Są pliki źródłowe.

Przerwania $0c/$10 są tylko do wysyłania danych przez SSI do odbiorcy (SDMA albo CODEC).

SDMA ma dwa tryby przesyłu danych: synchorniczny i z handshakiem. Ostatecznie to się sprowadza do tego, że w synchronicznym dane przepływają z predkością próbkowania (razy ilość kanałów). W przesyle z handshakiem to DSP kontroluje czy chce dostać kolejną porcję danych.

Ciekawostką jest to, że Atari w dokumentacji wspomina, że przesył synchroniczny nie gwarantuje bezbłędnego dostarczenia danych. Efekt tego widać w Falcampie, gdzie czasem program się po prostu zawieszał. Player mp2 nigdy nie miał takiego problemu bo używa innego trybu przesyłu danych. Nikogo chyba nie zaskoczy, że problem ten znika całkowicie po instalacji clock patcha? :)