Antic generuje HALT dla CPU w trakcie DMA. 6502C ma wejście HALT zatrzymujące go w trakcie gdy inne układy ->ANTIC mają dostęp do szyny. Interesuje mnie układ który ma wejście HALT dla sygnału z ANTICA które go potrafi zatrzymać i ODCIĄĆ OD SZYNY na czas DMA z ANTICA i wyjście HALT dla CPU na czas kiedy sam walczy z szyną ATARKI
W tym rozwiązaniu układ miałby się znaleźć ?pomiędzy? ANTICEM i 6502. wszelkie ?odblokowywania? załatwia układ obsługujący taki dodatkowy ?procesor?.
Całość oczywiście pracowałaby synchronicznie z zegarem ATARI.
Nie chodzi o zatrzymywanie 6502 całkowicie ? generalnie tylko na czas dostępu do kawałka ramu ? np. bloku ze zmiennymi, jakiegoś bufora dzielonego między procesory etc.
Dodatkowy RAM podpięty po ?drugiej stronie? takiego układu oczywiście może sobie pracować jak najbardziej niezależnie.
Co do realności takiego rozwiązania -> jeśli działa MCU SlightSID podłączone do szyny to rozwiązanie jest realne ? kwestia tylko jak upierdliwe
Seban ? jeśli to miała być ramka w obszarze cartridge dla takiego EZ80 to zobacz jak jest zrobione ZX Spectrum ? zwróć uwagę na rządek rezystorów między ULA, CPU i ramem ? najprościej można chyba tak.