.. a, że tak zapytam - czy komputer w którym to posiadasz 65c816 ogólnie jest sprawny ?? :):)

szkoda tylko, ze jednobankowe ROM'y - bedzie zabawa ze sterownikiem w RAM'ie (XMS) :/ i każdorazowo trza sie bedzie prosić Draco o szersze informacje nt. zmian/nowości.

[ Dodano: Sob Kwi 16, 2005 6:06 ]

w kompie był, a rqacxzej niebyło ;) XMS'u - w trakcie gdy CPU/Antic uzyskiwał dostęp do XMS'u, to zmianie ulegała zawartość pamięci podstawowej, co prowadziło w końcu do zawieszenia kompa.

Natomiast KMK absolutnie odmawiały posłuszeństwa z '816.

Wszystkie bolączki usunął niezastąpiony Pasiu :D Chwała mu za to na wieki :!:

Pisałeś mi przez GG (i chyba tutaj też), żeś sprokurował nowy sterownik i porobił zmiany w mapie pamięci interfejsu, ale szczegółów żadnych na ten temat nie można się było doprosić, ergo nie mogłem uzgodnić moich zmian z twoimi. Nie narzekaj więc, że będziesz się musiał dostosowywać do tego, co ja robię, bo sam jesteś sobie winien :P

Znałem kiedyś gościa, który w podobny sposób naprawiał telewizor. Wymienił blok sygnałowy, moduł odchylania, zasilacz a wreszcie kineskop. Na koniec okazało się, że winna była źle przykręcona listwa masowa łącząca bloki.

_________________
Prawdziwy mężczyzna nigdy nie zapyta o drogę. Najwyżej wybierze alternatywny cel wyprawy. :-D

$0000...$05FF

Wyjaśniam przyczyny. Pierwotny projekt nie przewidywał żadnego "strojenia". W trakcie prób okazało się jednak, że występują problemy wynikające z wrażliwości FIFO w kontrolerze dysku na zakłócenia pojawiające się podczas operacji odczytu/zapisu bufora. Były one interpretowane przez FIFO jako dwa kolejne odczyty/zapisy, co powodowało utratę bajtu przy odczycie lub dwukrotny zapis tego samego bajtu na dwóch kolejnych adresach wewnątrz sektora. Ponieważ źródłem zakłóceń były linie adresowe i sterujące, konieczne okazało się ustabilizowanie tych sygnałów wokół dodatniej fazy fi2 przez zatrzaśnięcie stanów na tych liniach po ich ustalonym wystawieniu, a przed narastajacym zboczem fi2. Przesunięcie fazy układem RC było najprostsze w wykonaniu i okazało się skuteczne. Każde inne rozwiązanie (VCO z pętlą PLL, dodatkowy generator kwarcowy, uniwibrator, linia opóźniająca lub szereg bramek) dodatkowo komplikowało i podrażało układ, nie mówiąc o tym, że też niekoniecznie eliminowało dostrajanie. Nie wydawało się to jednak wielką wadą - ot, konieczność prostego dobrania elementów przy uruchomieniu. Dopiero później okazało się, że poszczególne egzemplarze Atarynek miały rozmaite timingi i różne obciążenia sygnału fi2 wynikające z rozszerzeń.

Ależ nie ma problemu, ja poczekam, aż się dostaniesz do swojego dysku. Dotąd wszystkie zmiany, które zrobiłem, są backward compatible, nie ma żadnych dodatkowych zmiennych, przeciwnie, nawet to i owo się zwolniło. Akurat ostatnia rzecz, na jakiej mi zależy, to powstanie dwóch - albo więcej - niekompatybilnych sterowników.