Poco odłączyć -> poto: http://liber809.blogspot.dk/ ale w wersji która będzie miała 2 procesory :devil:
Poco zminimalizować pobór energii -> a czemu nie :D

Ostatnio edytowany przez willy (2013-06-14 22:13:35)

nie wiem jak w jakim stopniu probelm dotyczy technologi n-mos, w której 6502 chyba jest wykonany, dokładnie nie pamiętam... ale w przypadku CMOS normalnie to na każdym pinie występuje taka parda diodek pasożytniczych, i układ potrafi się zasilić z innych pinów jak mu odetniesz VCC, prąd płynie przed te diody obciążając np. magistralę i zasila dany układ ;/

W większości wypadków te diody są nawet pożytecznie bo chronią dany pin (ESD), przy małych prądach można je użyć do zabezpieczenia wejścia przed przepięciem lub użyć sobie ich  jako "voltage clamp".

W przypadku N-mos nie wiem czy te diody powstają w procesie technologicznym, ale logika nakazywała by tak sądzić ;) być może się mylę.

do kompletu trochę teorii:

1) Understanding True CMOS Outputs
2) MOSFET Basics

Hej!

Ale w tych dokumentach do których linki pisałem że ten rezystor robi się "tranzystora N-Mos" bo tak łatwiej i taniej, mniej miejsca zajmuje.

i jeszcze to:

dodatkowo na wiki piszą również:

Jeżeli tak jest faktycznie i ten "rezystor" zrobiony z transzystora "n-mos" może mieć również tą diodę, ale nigdzie nie mogę znaleźć potwierdzenia tego faktu ;/ więc to tylko moja teoria i faktycznie może być błędna.

A tak na marginesie to wydaje mi się iż część wyjść w POKEY, TIA czy GTIA może mieć wyjścia typu "Open Drain" po prostu, i wtedy obowiązkowy jest zew. pull-up.

Żeby było jasne, ja nie próbuję Cię zniechęcić :) i moje gadanie nie ma na celu "mądrzenia się" czy coś w tym stylu. Po prostu wydaje mi się iż to ciekawy temat i dyskusja na ten temat również jest ciekawa :) Dlatego próbuje rozwiać swoje wątpliwości, i uzupełnić przy okazji swoje braki w wiedzy :) Co kilka mądrych głów to nie jedna, prawda? ;)

No więc pomierzyłem trochę, i sprawa wygląda tak:

Wszystkie piny oprócz wyjść zegara (Ø1 i Ø2) są typu Open Drain - lub bardzo blisko tego. Nie da się wykryć "górnego" tranzystora (a raczej pasożytniczej diody w nim zawartej. Za to wszędzie udało się wykryć "dolny" tranzystor.

Ø1 i Ø2 wyglądają na wyjścia Push-Pull - ma to zapewne zapewnić odpowiednią stromość zbocza dodatniego sygnałów zegarowych. (I tak faktycznie na oscyloskopie to wygląda).

Więc aby mieć pewność, należało by chyba zrobić tak.

1. Odciąć zasilanie.
2. Odizolować sygnały Ø1 i Ø2

Pozdrawiam.

http://www.youtube.com/watch?v=CpK-3w8zURI
http://www.youtube.com/watch?v=5QR6CtSKCaY

tak to jest jak zrozumienie wrecz emanuje z sali

Z innej beczki: ile tak mniej więcej osób w .pl ma liber809?

A tak, przy okazji... obejrzałem sobie wykłady :) i nadal nie rozumiem czemu diody miały by nie powstawać w procesie technologicznym przedstawionym przez tego człowieka, nawet w wersji z "depletion", gdy nie ma VDD prąd wpływający do pinu I/O powinien chcieć płynąć przed diodę pasożytniczą tranzystora robiącego za "load", właśnie do VDD. Czemu tak się nie dzieje nie wiem, przy jakieś tam okazj sprawdzę to sobie również :)

tak sobie jęczę pod nosem, bo po prostu spokoju mi to nie daje ;/

pozdrawiam

Ostatnio edytowany przez seban (2013-06-18 21:16:51)