Temat: Atari STE ram
Do Atari STE wchodzi normalny 30 pinowy ram czy te krótkie wersje ??
Pozdrawiam
Ostatnio edytowany przez nord384 (2006-08-12 18:45:41)
Nie jesteś zalogowany. Proszę się zalogować lub zarejestrować.
FujiNET firmware v1.3.0 Nowa wersja oprogramowania do interfejsu sieciowego FujiNET. Tym razem z obsługą TCP!
hatari 2.5.0 Od dwóch dni dostępna jest najnowsza (2.5.0) wersja Hatari.
Grawitacja 2024 Czas na kolejną edycję 8 bitowego GameJamu.
Tenebra na Atari ST/STE Wersja gry na duże atari.
Wyniki FujiCup 2023 Wyniki konkursu FujiCup na najlepszą grę dla 8-bit Atari w 2023 roku zostały ogłoszone!
Strony 1
Zaloguj się lub zarejestruj by napisać odpowiedź
Do Atari STE wchodzi normalny 30 pinowy ram czy te krótkie wersje ??
Pozdrawiam
Ostatnio edytowany przez nord384 (2006-08-12 18:45:41)
30 pinowy to właśnie jest tak zwany "krótki SIMM". Późniejze miały 72 piny (SD-RAM i EDO-RAM). W STE są cztery gniazda na "krótkie" SIMy. Polecam FAQ w Atariki.
no tak, ale mi nie o to chodziło. Normalne to są te takie wysokie, a ja mam te takie mniejsze. Nie sa takie wysokie jak stanard- nie chodzi o długość i ilość pinów. Maja 30 pin tylko sa o połowe niższe. To sie nazywa Goldstar E114072. Czy to będzie pasować ??
Tu są takie http://i8.ebayimg.com/03/i/07/f0/f0/39_1.JPG - pierwsze po prawo od dołu. Wyglada normalnie tylko że sama pamiec została umieszczona poźiomo co pozwoliło skrócić całość kości.
Ostatnio edytowany przez nord384 (2006-08-12 20:47:24)
Wysokosc niewazna, jak pasuja - wkladaj.
Ja to mowi moj światły przedmówca Adam, pchaj te kosci. Ja w swoim przerabianym na dekstop Steku, tez ma te niskie. Wyzsze mi sie nie miescily pod kable. U mnie spokojnie działaja choc timingi to 30 a Atari to chyba max 100? W kazdym razie uzywam od prawie 3 lat i wszystko ladnie smiga.
Witam,
czy jak włożę SIMMy po 4MB to Atari 1040 STE zgłupieje, czy normalnie złapie je jako 1MB? Na schemacie widzę, że i tak jest podłączone 10 bitów adresu... Swoją drogą to chyba głupie, że nie dali tych dwóch bitów więcej - można by dać 16MB... (a w zasadzie ~14, bo TOS i te sprawy są na górze)... Zwłaszcza, że o ile wiem MMU do serii STE jest chyba od nowa zaprojektowane... Bez sensu.
Pozdrawiam.
Powinno je łyknąć. Jak sprawdzisz - daj znać co do wyników.
A co z bitem 11? jeżeli pin adresowy wisi w powietrzu, to będą zwisy. Trzeba by podpiąć do masy lub do +5V przez 4k7
momento, ale ste obsluguje 16mb ramu, st niebajdzo, ale ste ma wlasnie te bity juz podlaczone, chyba ze ste tez narobili pare wersji?
Marzyciel...
A co z bitem 11? jeżeli pin adresowy wisi w powietrzu, to będą zwisy. Trzeba by podpiąć do masy lub do +5V przez 4k7
O tym nie pomyślałem... brak doświadczenia z elektroniką. Ale dolutować dwa kabelki pod spodem to nie problem. A w te STE standardowo z 16MB jakoś nie mogę uwierzyć... A jak już lutować to może jednego 72 pin 16MB - tylko jakoś MMU trzeba obejść... Ciekawy pomysł.
Wie ktoś może jak TOS sprawdza ile jest pamięci i co by zrobił taki TOS 2.06 jakby mu dać te 14MB?
PS. Tak czy inaczej nabyłem grzecznie SIMMy 1MB.
TOS powie: "o motyla noga, jeszcze nigdy takich fajnych 4MB nie widziałem". :D Jakby mówił coś innego, daj znać :)
Czy TOS by wykrył RAM powyżej 4MB to inna bajka - kwestia ilości widzianej pamięci rozbija się o ilość multipleksowanych lini adresowych (wymaganych przez pamięci dynamiczne), które wychodzą z STekowego MMU, a ZTCP to właśnie ich ilość ogranicza pamięć ST do 4MB.
Czy TOS by wykrył RAM powyżej 4MB to inna bajka - kwestia ilości widzianej pamięci rozbija się o ilość multipleksowanych lini adresowych (wymaganych przez pamięci dynamiczne), które wychodzą z STekowego MMU, a ZTCP to właśnie ich ilość ogranicza pamięć ST do 4MB.
No tak - sądzę, że MMU nie obsługuje tych linii. Ale... Przejmując kontrolę nad liniami A23 i A22 możemy zmusić MMU do myślenia, że porusza się wewnątrz 4MB, a te linie doprowadzić bezpośrednio z procesora - uważamy też na linie A21 i A20 które świadczą o dostępie do TOSa i innych rzeczy w górnej części i na ten czas zwracać MMU linie A23 i A22.
Ostatni adres RAM, który rozumie MMU to 4MB czyli:
001111111111111111111111
Odcinamy A23-22 od MMU gdy mają wartość 10 i 11, ale pod warunkiem, że A23-20 nie mają wartości:
(adres 0xE?????) 1110 - TOS 1.6+
(adres 0xF?????) 1111 - RESERVED, CART, TOS 1.0, IO
Myślę, że można to zrobić na prostych układach lub ostatecznie na jakimś GALu. Teraz pytanie o czym nie pomyślałem. :)
I pytanie jak TOS np. 2.06 na to zareaguje...
Ostatnio edytowany przez krzyc (2009-04-07 15:57:43)
Samo "podciągnięcie" linii z procesora nic nie da, trzeba "wpiąć się" pomiędzy MMU a SIMM-y, żeby można było sterować sygnałami CAS.
Pytanie, czy MMU statycznie ustala adresowanie SIMM-ów (czyli np. przy obecności 2 SIMMów ma znaczenie, w której parze slotów siedzą, czy nie) czy dynamicznie stwierdza, która para jest obsadzona i "samo decyduje" jak zmapować je w przestrzeni adresowej CPU?
Wydaje mnie się że MMU potrafi wykryć który bank jest obsadzony - ale nie mam pewności.
Samo "podciągnięcie" linii z procesora nic nie da, trzeba "wpiąć się" pomiędzy MMU a SIMM-y, żeby można było sterować sygnałami CAS.
Ale CAS będzie takie samo jak przy 4 MB RAM, bo to zupełnie nie zależy (chyba) od adresu pamięci? Właśnie dlatego mówiłem o oszukaniu MMU, żeby myślał, że ma 4MB. Przy dostępie do pamięci od 4MB do 14MB MMU myśli że jest ciągle w obrębie 0-4MB i daje wszystkie sygnały.
Pytanie, czy MMU statycznie ustala adresowanie SIMM-ów (czyli np. przy obecności 2 SIMMów ma znaczenie, w której parze slotów siedzą, czy nie) czy dynamicznie stwierdza, która para jest obsadzona i "samo decyduje" jak zmapować je w przestrzeni adresowej CPU?
A to faktycznie bardzo ciekawe pytanie, bo nigdy nawet nie próbowałem STE odpalić na dwóch SIMMach. Na dniach będę miał nowe SIMMy to poeksperymentuję. Ja obstawiam, że dwie kości będą działać tylko w banku 0. :)
A może i nie - ze schematu wynika, że MMU mapuje adresy na specjalne linie MADDR 0-9, więc pewnie będą działać oba przypadki, a MMU ma jakąś inteligencję. :) To komplikuje moje rozważania.
Ostatnio edytowany przez krzyc (2009-04-07 17:13:33)
krzyc: właśnie MMU powoduje wysterowanie sygnałów CAS i RAS w momencie, gdy nastąpi odwołanie do pamięci z określonego obszaru - gry pojawi się adres "spoza", to po prostu te sygnały, albo jeden z nich (obstawiam CAS-a, gdyż to sterowanie nim przede wszystkim decyduje o "wyborze SIMM-a") nie zostaną wysterowanie i sama "translacja" linii adresowych nic nie da. Trzeba zrobić "bajpasa", który w pewnych okolicznościach wysteruje linie CAS (i może RAS), gdy MMU stwierdzi, że nie pojawił się adres z określonego obszaru.
Strony 1
Zaloguj się lub zarejestruj by napisać odpowiedź
[ Wygenerowano w 0.080 sekund, wykonano 10 zapytań ]