tak tylko zapytam, bo jeśli wprowadzono namiastkę akceleratora obliczeń (MUL, DIV), to dlaczego nie FP32 (IEE754-SINGLE)? takie neo6502 ma wsparcie dla fp32
Już przy prostym mnożeniu i dzieleniu całkowitoliczbowym słyszałem, że jest problem ze zmieszczeniem tego w (danym) FPGA razem z całą resztą.
65816 ma też wektor COP, przewidziany z myślą o akceleratorze obliczeń, czy komunikacja z fantasy rejestrami przez COP nie byłaby wtedy bardziej po linii projektu 65816?
Można byłoby tak zrobić, rozkazy COP z argumentem z zakresu $80-$FF są przeznaczone na opkody nowych rozkazów (niekoniecznie "koprocesora"), więc gdyby przeznaczyć dwa z nich na mnożenie i dzielenie z argumentami w A i X (oraz wynikiem w AX i stanem w NZ i może C), pewnie byłoby wygodniej.
Wymagałoby to jeszcze takiej zmiany w procesorze, żeby odczytywał z pamięci sygnaturę rozkazu COP, bo w tej chwili ją tylko przeskakuje. Ale to chyba drobiazg, skoro i tak go mamy pod kontrolą.
Czy to jest już zaimplementowane? czy dopiero będzie w przyszłej wersji fw. ?
Chłopie, na tej stronie tego wątku odpowiedź na to pytanie masz napisaną co najmniej dwa razy. :/