Racja, pomyliłem Ø1 z Ø0, Ale nie o to chodzi.
Spójrz na ściężkę synchronizacji:
GTIA -> ANTIC -> GTIA - FØ0
ANTIC -> SALLY - Ø0
SALLY -> RAM,ANTIC(rejestry), GTIA(rejestry), ogolnie IO - Ø2 , dodatkowo tutaj ANTIC dostaje Ø2 jeszcze lekko przesunięte na bramce (wg schematu 65xe)
To że antic dzieli przez 2 wynika z powyższego. Dywagacje na temat o ile przesunięte są wg. mnie bezcelowe. Bardziej należy to rozpatrywać w kategorii - pułapki elektroniki cyfrowej z przed 30 lat ,)
400 zatrzymuje zegar (tak przynajmiej wynika ze schematu). Zasada 50/50 jest w tym przypadku naruszona. Ale jak widać nie wpływa to na pracę procesora. Jest to niejako zgubienie jednego cyklu, albo raczej przytrzymanie zegara w stanie niskim na okres jednego cyklu. Jest to na tyle krótkie że dynamiczne rejestry pocesora nie zdążą zapomnieć wartości i przy następnym cyklu zostaną odświeżone.