Czy 65816 jest wyjęty na czas pracy z tym rdzeniem 40MHz? Nie pamiętam już dlaczego, ale chyba chciałem, żeby nie siedział w podstawce.

Tak, bo tylko Halt wrzuca stan magistrali 6502C w Z.
W trybie turbo 6502C potrzebne jest tylko do generowania Phi1 i Phi2.

Teoretycznie może to działać.

Jedyna rzecz, która we wsadach rzuca mi się w oczy, to brak określenia stanu sygnału enable dla niektórych wyjść trójstanowych. Nie znam programu, który akceptuje pliki w takim formacie, ale przypuszczam, że może gdzieś w nim być jakieś ustawienie, które mówi co robić z takimi niezdefiniowanymi sygnałami enable.

Alternatywnie można też spróbować ręcznie dopisać brakujące definicje "nazwa_sygnału.E = VCC ;"

Wystarczy chińskie fpga za kilkadziesiąt złotych:
https://youtu.be/o60LydI50Bs

.R - registered output

Plik źródłowy SIMMExp napisany w 2003 roku pod jakiś amigowy soft dla układów GAL:

GAL20V8
xxxxxxx

Clock  Ref    A14    A15    PB2    PB3    PB4    CAS    wyl    wylAnt NC     GND
/OE    HALT   LATCH  CAS128 CAS64  XA14   XA15   xHALT  O2     xPB5   PB5    VCC


 xHALT.R =  HALT

 CAS64  = /A15 *  A14 * /PB4 *  wyl * /wylAnt
        + /A15 *  A14 * /PB4 *  wyl *  wylAnt *  xHALT
        + /A15 *  A14 * /PB5 *  wyl *  wylAnt * /xHALT
        +  CAS
        + /O2
 
/CAS128 = /A15 *  A14 * /PB4 *  O2 * /CAS *  wyl * /wylAnt
        + /A15 *  A14 * /PB4 *  O2 * /CAS *  wyl *  wylAnt *  xHALT
        + /A15 *  A14 * /PB5 *  O2 * /CAS *  wyl *  wylAnt * /xHALT
        + /Ref

/XA14   = /A15 * /PB4 * /PB2 *  wyl * /wylAnt
        + /A15 * /PB4 * /PB2 *  wyl *  wylAnt *  xHALT
        + /A15 * /PB5 * /PB2 *  wyl *  wylAnt * /xHALT
        + /A14

 XA15   =  A14 * /PB4 *  PB3 *  wyl * /wylAnt
        +  A14 * /PB4 *  PB3 *  wyl *  wylAnt *  xHALT
        +  A14 * /PB5 *  PB3 *  wyl *  wylAnt * /xHALT
        +  A15

 LATCH  = /PB5 *  wyl *  wylAnt
        + /PB4 *  wyl
        + /O2

 xPB5   =  PB5 +  wylAnt


DESCRIPTION

Z tego co pamiętam to patch polegał na tym by Phi1 podłączyć tylko do SIMMa. Reszta (GAL i '157) mają mieć wciąż podłączony sygnał RAS.

Sprawdziłbym też jak wygląda zasilanie na SIMMie w czasie testu pamięci. Na zdjęciu widzę, że masa podpięta jest kynarem.

1. Jaki rdzeń w VBXE: z obsługą pamięci dodatkowej, czy bez?
2. Nie przypominam sobie sytuacji, w której sygnał RAS w miejscu Phi1 powodował problemy z uruchomieniem komputera.
3. Powtórz pomiar, tylko daj na jeden kanał sygnał CAS (z SIMMa) i RAS (z Freddiego) na drugi kanał. Trigger na opadające zbocze CAS i podstawa czasu dobrana tak, by było widać jeden cykl.
4. Jak wygląda podłączenie zasilania SIMMa?

Z założenia tak to ma działać. Skasowanie PB4 (lub też PB5 w trybie CS) ma zablokować rejestr '175. Na jego wyjściach ma panować ostatni stan PB1 i PB7 sprzed momentu skasowania wspomnianych PB4/PB5.
Myślę, że masz problem z odświeżeniem pamięci w trybie CAS before RAS, bo te działające 256k odświeża standardowo Antic.

Moim zdaniem tamten wątek to rak, a rak ma to do siebie, że robi przerzuty w inne miejsca. Przykładem tego jest ten wątek.

W dużym skrócie: jeżeli Atari by chciało, żeby pewien sygnał, który dostępny jest na złączu, był sygnałem wejściowym, to by go takim uczyniło. Jest jednak inaczej, co jak widać nie miało znaczenia dla tego rozszerzenia.

Nie oceniam.

Jeżeli ktoś uważa, że "nadużywanie technologii NMOS" w 30-40 letnim kompie jest OK, to niech cieszy się tym rozszerzeniem. Jeżeli jednak zasiałem w nim ziarno wątpliwości, to zawsze można sobie przecież zrobić zawczasu zapas Antic-ów.

Tyle z mojej strony.

Przenoszę swoje pytanie z innego wątku, bo bardzo interesuje mnie na nie odpowiedź.
W jaki sposób to zewnętrzne rozszerzenie wyłącza Self Test w momencie skasowania bitów 7 i 4 portu B?

Czy tylko mnie interesuje to w jaki sposób rozszerzenie pamięci wyłącza z zewnątrz rom w Atari? Self test w szczególności.