Jest dopałka Pasia bedzie i dopałka Zenona :-)
Czyżby jakieś PhysiX w przyszłości miało być ?

Ostatnio edytowany przez BartoszP (2009-03-11 07:55:24)

Jak ma być na kartridżu to nawet nie będzie jęków, że "to już nie jest atari" (bo to nie jest atari, tylko kartridż do atari ;)). Interesuje mnie kwestia czy to będzie bardziej jako dopałka, czy bardziej jako platforma do gier z dopalaczami (że ktoś może sobie napisać pod to grę i wydać itp, jak Corina). Bo jeżeli to pierwsze, to w EPROMie powinien być tylko boot (taki mały BIOS) dla drugiego procesora, a software powinien być swobodnie ładowany z atari. Ogólnie okno komunikacji może być małe (8k starczy) ale RAMu na karcie powinno nie brakować. No i jaki procesor dałoby się do tego zaprzęgnąć? Może ten fan-made RISCowy wariant 6502 na FPGA, którego można pędzić jak szybko się chce?

Osobiście jestem zwolennikiem wstawienia nowego procka w natywną przestrzeń adresową 6502 (ukłon w stronę 65816), niż domontowywaniem cartridgea z dodatkowym prockiem. Oczywiście, czy Zenon będzie rozwijał tego typu rozwiązanie, to jego wybór, ale ja na takie rozwiązanie nie piszę się... wydaje mi się, że droga odnośnie "przyspieszenia Atarki" została wytyczona już dawno: 65816 mający dostęp do pełnej przestrzeni adresowej natywnego procesora i w tym kierunku należy iść. A powstawanie tego typu "pół-środków" spowoduje, że każdy zacznie tworzyć własny standard i z czasem powstanie wielki chaos, bo ktoś napiszę grę/demo/użytek, który nie ruszy bez rozszerzenia "A", ktoś inny zrobi coś co nie ruszy bez dopałki "B", a nagle część softu nie ruszy bez dopałki "C" i w pewnym momencie okaże się, że dopałki "B" i "C" nie mogą egzystować w jednym komputerze, bo wykorzystują te same zasoby.

1. http://pl.wikipedia.org/wiki/WDC_65816/65802 bo wydaje sie to byc w prostej linii nastepca 6502 i latwo sie na niego 'przestawic'
2. http://pl.wikipedia.org/wiki/Atmel_AVR duzo mocy, niski koszt, duzo narzedzi programistycznych, latwo sie przestawic
3. http://pl.wikipedia.org/wiki/Zilog_Z80 srednia moc, spory zasob juz istniejacego oprogramowania

Z80 = CP/M .... no prawie....

Przypisanie bitów rejestru sprzętowego mogłoby być takie
Bit0=0 SRAM A - 6502, SRAM B - 6502K
Bit0=1 SRAM A - 6502K, SRAM B - 6502
Bit1=0 6502K przetwarza dane, 6502 odczytuje go i sprawdza, czeka
Bit1=1 6502K zakończył przetwarzanie, 6502 przyjął do wiadomości
Bit2=0 6502 robi swoje
Bit2=1 6502 jest gotowy do przełączenia pamięci

Do ustalenia adres rejestru sprzętowego który powinien być do zapisu i do odczytu

Jakby nie patrzeć, jeżeli to zadziała to będzie to monstrum elektroniczne ze względu na ilość potrzebnych scalaków
To czy pamięć będzie 2x8kB cz 2x16kB z elektronicznego punktu widzenia nie ma  znaczenia, bo ilość scalaków się nie zmieni.
Oczywiście to projekt, idea, więc wszelkie och, ach, i beee są niepotrzebne i nic nie wnoszą.
Konop zaoferował swoją pomoc w tworzeniu próbnego oprogramowania (zresztą nie od dziś)
Największy ból sprawia pytanie, czy zespół pamięci A i pamięci B poprawnie będzie pracował zarówno na niskiej częstotliwości jaki i na wysokiej.

xxl
CORINA to najnormalniejszy cart z JEDNĄ pamięcią. Wprowadzony dodatkowy dekoder dzieli ją na EPROM, SRAM i EEPROM nic więcej.
Konflikt może zachodzić po stronie rejestru sprzętowego, CORINA ma go pod adresem $D500 więc rejestr WERONIKI musi być w innym miejscu
Gdyby to wszystko nie było tak skomplikowane (elektronicznie) można by w CORINIE wydzielić jeden blok 16kB w pamięci SRAM i podmieniać go w/g zasady opisanej dla WERONIKI.

Ostatnio edytowany przez Zenon/Dial (2009-03-11 19:10:55)

acha, pieknie, a skad te 6502?

to fakt, sam mam troche tych sallych, ale uwazam, ze nie ma co brnac w uklady, ktorych nie mozna kupic
65816 powinienem tez w tym ukladzie skreslic, bo firma ktora go produkuje, jakos nie jest do konca przekonana o tym, ze nalezy go sprzedawac, no ale coz - mysle ze najmadrzejsza rzecza jaka mozna dla atari zrobic to porzadny dopal i to nie w ilosci sztuk 2

i sa dumni ze swojej plomby...

@Marek Konopka: pinek nie ma w komputerze ani Warpa ani F7.

A, że tak zapytam z głębi mojej (powszechnie chyba znanej) niewiedzy na ten temat: od kiedy to na złączu carta jest sygnał HALT, żeby zapobiec konfliktowi pomiędzy zapisem danej do pamięci ekranu przez dodatkowy procesor a żądaniem dostępu do tejże pamięci przez Antic?

Jako że liczba i lokalizacja działających Warpów (sztuk 1) i F7 (sztuk pierwotnie 2, obecnie 1) jest dokładnie znana, raczej nie mogłeś widzieć w akcji żadnej z tych dopalek ani tym bardziej stwierdzić ich stabilności (bądź niestabilności). Osobiście mogę tylko powiedzieć, że w poprawnie wykonanych egzemplarzach obydwu dopałek żadnych niestabilności nie stwierdza się.

Co do dalszej części: Ok, czyli dodatkowy procesor pisze do pamięci, kiedy jest ona niewidoczna dla Antica, po czym staje się widoczna, ale wtedy procesor nie może do niej pisać. Synchronizacja tego pewnie będzie spoczywać na głównym 6502 atarki, który będzie dodatkowego proca haltował i uruchamiał stosownie do potrzeb. Stwierdzenie, kiedy pamięć jest widoczna dla Antica a kiedy nie, spocznie na jego programie? Bo jakoś nie widzę jak to można zrobić sprzętowo. Czyli dodatkowy procek będzie działał od złapanego stanu VCOUNT sygnalizującego początek dolnej ramki do stanu sygnalizującego koniec górnej ramki?

Fascynujący i jakże naturalny, zaprojektowany przez producenta sposób rozbudowy komputera.